一、一种基于PC机的高速16位并行数据采集接口（论文文献综述）
韩雨龙[1]（2021）在《基于千兆以太网的记录器单元测试设备设计与实现》文中研究表明地面单元测试设备是大容量弹载记录器的专用测试设备,肩负着记录器发射前的各项功能性能检查和记录器落地回收后的存储数据回读等任务。本文从地面单元测试设备性能功能指标出发,对数据传输速率、稳定性和可靠性进行研究,最终形成以FPGA为中央控制单元,千兆以太网为高速传输接口以及其他外围采集接口的地面单元测试设备。本文根据实际应用需求在千兆以太网基础上设计地面单元测试设备,结合目前国内外研究现状,针对地面单元测试设备与记录器的数据交互及与PC端上位机的数据通信两方面进行设计和研究。首先,本文对地面单元测试的整体框架进行了介绍;接着,对与记录器的交互接口进行设计研究,分别详细介绍了LVDS接口、422接口和AD采集接口的硬件电路设计,同时也对电源模块架构的选型和设计进行详细介绍。针对LVDS长线传输过程中容易发生畸变和衰减进行了理论计算和充分验证,通过增加驱动器对输出信号进行时域预加重,有效解决了长线传输过程中信号衰减问题,在信号输入端增加均衡器,对传输信号进行自动补偿,有效解决了长线传输过程中信号畸变问题。如果数据传输过程连续出现多个‘0’和‘1’,电路可能由于电压位阶或电容寄生原因而造成信号传输错误,为了避免数据连续出现多个‘0’和‘1’问题,采取8B/10B编解码的方式有效解决了‘0’和‘1’平衡问题,进一步保证了数据长线传输的可靠性;最后,对与上位机通信接口进行了研究,与上位机通信接口采用千兆以太网传输,根据对MAC层组成结构和工作原理的深入理解,采用FPGA+PHY方法实现以太网MAC层到PHY层的高速以太网接口设计,使MAC控制器高度透明化且具有功能专一的特点。同时在用户逻辑层（应用层、网络层和传输层）为了便于区分各类有效数据,通过采用自定义协议帧的方式完成有效数据的封装,并针对UDP/IP传输协议的不可靠性,通过添加请求/重传机制来实现数据快速稳定传输。通过搭建测试平台,对地面单元测试设备的功能性能、各个通信接口以及以太网传输接口进行了完整的闭环测试。最终测试结果表明,LVDS长线传输稳定可靠,带有请求重传机制的以太网传输稳定,传输速率可达30MBps。
王伶杰[2]（2021）在《基于FPGA的大面阵背照式sCMOS相机系统设计》文中研究表明科学相机作为科学探测设备的重要组成,一直是人们研究和关注的重点,早期的科学相机大都使用CCD,这是因为相较于CMOS图像传感器,CCD具有更优越的性能,比如更高的量子效率和更低的噪声。而随着科学级CMOS（sCMOS）图像传感器的出现,这一局面逐渐被打破。sCMOS同时具备高动态范围、高量子效率、低噪声等优点,可以满足大多数的科学应用需求,因此,许多科学相机开始使用sCMOS替代CCD。由于我国对科学相机的研究起步较晚,所以,目前国内的科学相机大多数都是进口的,但在当前的国际形势下,依赖进口显然不是长久之计,为了避免受制于人,我们必须加大力度研制国产化的科学相机。本文针对国产的高性能、大面阵、背照式sCMOS图像传感器GSENSE6060BSI,设计了以FPGA为控制核心的相机系统,并根据EMVA1288标准对相机进行了测试,主要工作内容包含以下五个方面:1、根据相机系统的功能要求和传感器本身的特点,对相机系统进行了整体规划,将相机电路分成两块电路板,设计了相机的电路原理图。其中,sensor板的核心元件是图像传感器,负责产生图像数据,processor板的核心元件是FPGA,负责控制整个相机的运行。2、编写FPGA的逻辑控制代码。FPGA是相机的控制核心,主要负责对传感器的驱动、对图像数据的接收和与PC机的通信,本设计使用VHDL语言编写了相机的各部分功能代码,并根据相机的工作情况对逻辑代码进行了调试和验证。3、研究了高动态图像合成机理,用FPGA硬件实现了高动态图像实时合成。GSENSE6060BSI在高动态范围模式下可以同时输出高低增益的两幅图像,利用这一特点,本设计对传感器的输出图像进行了高动态图像合成,使单幅图像的动态范围由71.2dB提升到了91.6dB。4、编写相机控制软件。在本相机系统中,PC机与FPGA之间通过UART接口进行异步串行通信,为了方便人机交互,本文定义了PC机与FPGA之间的通信协议,并完成了相机控制软件的编写。5、相机性能测试。为了评估相机的整体性能,本文按照EMVA1288标准对相机进行了测试,测试结果表明,本相机的成像质量达到了传感器厂家给出的预期,有望成为科学相机的国产化替代。
李嘉瑜[3]（2021）在《基于ARM+FPGA的高冲击弹载数据记录仪设计》文中认为本文针对某航天院所导弹研制过程中对RS422总线数据、模拟量数据的采集与存储需求,在分析触发条件、供电特性、采集参数特征的基础上,设计了一种适用于地面联试、实物飞行、事后回收等多场景下可以可靠工作的数据记录仪。该记录仪以STM32作为状态控制芯片,以FPGA作为实现数据采集和存储功能的主控芯片,以镁光公司的NAND FLASH作为存储介质,同时使用多路复用器,AD/DA转换等器件,实现了19路模拟信号、3路侵彻过载信号和8路RS422数字信号的采集和存储,其次使用Cypress公司生产的CY7C68013A芯片,通过它的SLAVE FIFO模式做出了一个读数盒装置,将存储的数据打包上传回上位机进行数据解析,最后通过系统联调测试和环境筛选实验等验证了系统的可靠性。本文根据相关的技术要求,首先提出了总体设计方案,对系统的工作原理、运行时序、功能组成以及结构设计等进行了相关介绍。接着对系统的软硬件部分进行了相关设计,在硬件电路上将系统划分为信号调理板、状态控制板、数据采集板和存储介质板,在软件部分将系统划分为微控制器软件设计、FPGA软件设计、上位机解析软件设计和读数盒软件设计,着重针对FPGA部分进行了介绍,包括数据采集时序、数据缓存和NAND FLASH坏块管理等。最后通过上位机软件对存储的数据进行回读并对相应的数据进行可视化处理,对相关的性能指标进行了测试,确定该记录仪的设计符合要求。
刘浩波[4]（2021）在《基于多信息融合的窄间隙P-GMAW无线监测及缺陷诊断研究》文中提出中厚板窄间隙P-GMAW焊接因为其焊接过程填充金属少,热变形小,成本低等多种优点被广泛地应用在航天、船舶等领域,但是其在焊接过程中对焊接环境比较敏感,容易受多种因素的影响从而产生焊接缺陷,倘若可以对窄间隙P-GMAW焊接过程进行质量监测,那么在焊接缺陷出现之前,就有可能进行一定的干预,从而在一定程度上提高焊接质量,因此对焊接质量进行监测具有重要的意义。合理利用传感器对焊接过程进行信息获取是进行焊接质量监测最为关键的环节。传统的焊接监测过程使用单一电弧传感器采集焊接过程中的电弧电信号,所获取的焊接监测信息单一、片面且易受焊接环境的影响,焊接监测结果并不理想。为了改善这种情况,本文开发了一套用于窄间隙P-GMAW焊接过程的多信息无线监测系统。监测系统采用电弧传感器和图像采集设备同时对焊接过程中的电弧电信号和图像信号进行采集,利用不同类型传感器信息之间的冗余性和互补性提高焊接监测信息的有效性和准确性。提取多传感信息中的特征参数,通过BP神经网络模型实现对焊缝侧壁熔合状态的诊断。首先,通过对焊接过程多信息质量监测的研究现状调研和实际窄间隙P-GMAW焊接过程的特点,明确了多信息无线监测系统的功能及性能指标,由此确定了通信方案和系统总体架构,对系统的运行流程进行了分析。其次,根据系统的总体架构方案对多信息无线监测系统的核心硬件电路系统进行了开发,主要包括多信息采集模块、无线通讯模块和相关供电电路模块的电路设计和核心芯片选型,通过绘制原理图和PCB图完成了监测系统核心控制板的开发。然后,开发了核心功能模块的软件程序,主要包括焊接过程中多信息高速采集程序的开发、无线模块ALK＿8266与核心处理芯片之间的板级通信程序的开发和无线模块之间通信协议和组网配置程序的开发,对无线通信过程进行了调试和精度测试。通过Lab View平台开发了上位机监测界面,实现了对窄间隙P-GMAW焊接过程中多种焊接信息的集中采集和显示。最后,进行多组不同侧壁熔合状况的焊接试验,对采集的焊接多传感信息提取特征参数,利用BP神经网络模型进行信息融合处理,实现了对窄间隙P-GMAW焊接过程中侧壁熔合状况的高准确率分类识别。
王昌凡[5]（2020）在《基于STM32的MVB多协议通信网关的设计与实现》文中研究表明2020年初,我国高速铁路运营里程达到3.5万公里,稳居世界第一,高速列车制造水平处于世界领先地位。近年来我国自主研发的“复兴号”中国标准动车组以平均运行速度快、稳定性强、乘坐舒适度高在世界传为佳话,其优异表现离不开列车通信网络TCN的稳定运行。MVB通信网关作为TCN通信网络中的重要组成部分,它的性能也是至关重要的。同时很多底层的车载设备需要MVB网关作为中介才能挂载到MVB总线上,所以列车对于MVB网关有很大的应用需求,而目前市面上已有的MVB网关产品只具有单一的协议转换功能,在某些情况下不能满足使用要求。因此,设计一款实用的MVB多协议网关是尤为必要的。在如此背景下,本次课题提出了一种MVB多协议网关的设计方案,可在一个网关中实现MVB与RS-485、CAN总线之间的协议转换。本文通过分析应用需求,确定了MVB多协议网关的硬件平台,完成了系统硬件设计。硬件设计部分,选用意法半导体公司的ARM处理器STM32F103ZET6作为核心处理器;选用Duagon公司的产品“D013”MVB通信板卡,完成MVB接口模块电路的设计;选用SP3485芯片作为RS-485收发器,完成RS-485接口模块电路设计;选用TJA1050芯片作为CAN收发器,完成CAN接口模块电路设计,最后完成外围扩展电路设计。然后以RS-485模块、CAN模块、MVB模块、数据处理模块、SD卡模块五个部分完成系统软件设计,采用MDK5软件平台,编写相关软件程序来实现MVB与RS-485、CAN总线之间的协议相互转换功能。为了丰富网关的功能性,设计了MVB多协议网关的配置界面,可以针对本课题所设计的MVB多协议网关进行可视化操作,例如配置MVB的端口和数据、配置RS-485通信波特率、配置CAN通信波特率等。本文在完成软硬件设计的基础上,搭建了测试平台,首先对整体硬件电路进行全面测试,然后利用“动车组单车调试系统”来测试网关整体性能,测试结果显示,本次课题所提出的方案切实可行,实现了MVB与RS-485、CAN总线之间的协议相互转换功能,方便了系统的融合,具有一定的应用价值。
郭俸佐[6]（2020）在《基于ZYNQ的滑轨试验数据采集系统设计》文中进行了进一步梳理滑轨试验数据采集系统是某型号雷达动态参数测试的关键设备。本文通过滑轨试验模拟弹载雷达系统的实际测试工况,基于此设计了一套兼容多种高速通信总线、具有多通道数据采集、高速率数据传输、大容量数据存取功能、并且能够承受11g过载的雷达模拟实验的数据记录设备。搭配远程控制供配电遥控设备组成滑轨试验数据采集系统。在总结项目的功能需求及技术指标之后,将系统设计划分为硬件设计与软件设计两部分,并在设计完成之后对系统进行部分的功能仿真与指标测试。系统硬件由四块板卡组成,数据记录设备中的核心主控板搭载ZYNQ芯片作为整个数据采集系统的主控制器;高速数据通讯板卡设计了系统高速数据通讯模块——光纤通讯、DDR SDRAM缓存与多路千兆以太网通讯,另外主控外围辅助电路和系统电源模块也在此板卡;串行通讯与数据采集板卡则包含串行通讯电路与模拟量采集模块、DDR缓存模块与CF存储模块等接口电路,其中串行通讯电路中有LVDS通讯、RS-485通讯等。远程配电遥控板卡实现了远程控制、系统配电、断电延时的功能。系统软件主要是固件逻辑开发和驱动程序设计两部分,在固件逻辑中首先是ZYNQ PS与PL主控通讯逻辑,用于PS与PL数据交互;在串行通讯逻辑中介绍了RS-485通讯逻辑、RS-232通讯逻辑等;另外还有20路模拟量采集逻辑、PL DDR SDRAM缓存控制逻辑以及CF卡存储逻辑设计。而驱动程序中基于多核ZYNQ中断与共享内存的方式实现多路千兆以太网通讯链路的设计,满足系统要求的多网口数据传输的功能。最后,本文对设计的滑轨试验数据采集系统进行了部分硬件及逻辑仿真,同时利用已有的设备条件进行了硬件与软件测试。在硬件仿真中对抗高过载保护壳进行结构力学仿真与高速信号完整性进行仿真,逻辑中主要对设计的部分通信功能逻辑与存储逻辑进行仿真。在硬件测试中主要对板卡进行部分功能性测试,软件测试中主要对以太网链路的收发功能与系统速率指标进行测试,其单端口具备800Mbps的平均通信速率。系统主要功能及性能指标符合设计要求。
陈嘉懿[7]（2020）在《基于FPGA的多通道磁共振成像信号采集处理平台设计与实现》文中研究表明磁共振成像技术,凭借其安全、无创、无辐射等优势,被广泛应用于生物医学成像。对成像信号的采集处理,是一台完整的磁共振谱仪中至关重要的一环,其性能优劣将直接影响所得图像的质量。在该领域,我国市场需求缺口大、依赖进口现象明显,因此,设计拥有自主知识产权的高性能磁共振成像信号采集处理平台具有重要的现实意义。结合实际应用场景及合作方需求,本文设计了一整套针对1.5T磁共振成像信号的采集处理平台,包括模拟信号采集预处理、数字信号处理以及数据传输三大部分。其中,模拟采集预处理模块可对输入信号实现63dB的动态幅度调节,并完成16位分辨率的模-数转换;数字信号处理模块可实现基于FPGA的信号处理算法及本地数据缓存;传输模块则包括最高有效数据率达10Gbps的万兆以太网光接口及32Gbps的PCIe接口,均可用于与PC机之间的高速通信。本系统的硬件平台为自主设计的十层数模结合印制电路板,板上包括1306个元器件及3839个信号网络。在设计过程中,借助理论计算、仿真等手段,顺利应对整个系统的信号完整性挑战（包括最高传输速率达10.3125Gbps的高速信号布线）、电源完整性挑战（包括10种电压、14路电源、50个电源网络的设计）以及电磁兼容性挑战（包括数字电路与模拟电路间的相互干扰）。基于该硬件平台,本文自主设计实现了一整套磁共振成像信号软件处理系统,涉及跨多平台的数据交互,包括:FPGA程序设计,用于实现信号处理算法及对各外设控制;MCU程序设计,用于实现本地交互界面设计;上位机程序设计,用于完成远程交互界面设计、数据图像化显示及PCIe驱动的实现。本文所设计的信号采集处理平台,从应用于1.5T磁共振谱仪出发,而通过少量参数修改及芯片更换,可同时兼容于其他场强的设备,具有较强的灵活性。此外,整个设计过程中所融合的软件无线电思想,对医疗超声成像、太赫兹成像及雷达信号处理等领域的相关设计有借鉴作用,因而具有一定的社会意义。
王江涛[8]（2019）在《3GSPS高速采集卡的设计与实现》文中提出数字处理技术的发展对数据采集系统的发展起到了巨大的推动作用,现代武器、航空航天、遥感探测等各种高科技领域更是离不开数据采集。随着ADC和FPGA等芯片设计生产制造技术的日益完善,高速数据采集日益蓬勃发展。本文以3GSPS高速数据采集卡的设计与实现为内容,介绍了高速数据采集卡的设计方案,以FPGA为核心,完成数据的高速采集、存储和传输。通过对比不同厂商的芯片的工作性能,结合本设计的主要性能指标确定了关键芯片的型号,并详细介绍电路设计中的重点、难点以及注意事项。结合信号完整性理论的知识说明了在高速PCB设计过程中的重点和难点,介绍了一些高速PCB的设计原则,并对一些关键信号线的阻抗控制、消除干扰做了详细说明。FPGA是本设计的核心,控制了系统的时序和逻辑,保证系统能够平稳运行。FPGA控制ADC进行采样,采样速率达到了3GSPS,并对ADC的输出数据进行读取并降速,然后存储到DDR3中,接着通过USB3.0接口与上位机进行通信,实现数据的保存、回放和处理等功能。本文还利用MFC编写开发了上位机程序,通过上位机下载USB3.0固件程序配置USB芯片的工作模式、控制ADC采样,并将数据通过USB3.0接口进行传输。本文在最后对高速采集电路进行了整体测试,给出了实验结果,并结合实际电路焊接测试过程中遇到的问题和最终的解决方法对电路焊接调试的方法步骤作了总结。
李安[9]（2019）在《基于FPGA的数据存储与传输系统设计》文中指出随着对海洋声信息的研究不断深入,水声信号采集装置的通道数越来越多,对具有大容量数据存储能力的水声信号采集装置的需求也越来越大。由于水声信号采集装置在水下工作,对存储在存储介质上的数据直接获取的操作步骤比较繁琐,这使数据的回传工作极为不便,应对这种情况一般水声信号采集装置都留有数据回传的接口。由于数据存储量比较大,所以带有节省回传时间的高速传输接口也成为水声信号大容量数据存储装置的需求。本文根据大容量数据存储与数据传输系统的需求,提出了一种基于单FPGA主控芯片的数据存储与传输系统的解决方案。并利用FPGA硬件平台设计了数据存储系统、数据传输系统,并用上位机控制FPGA硬件平台的工作模式。当FPGA收到存储命令时,数据存储系统开始工作,将数据以文件的形式保存在硬盘上。当FPGA收到数据上传命令时,数据传输系统开始工作,将文件通过线缆传输到上位机上,完成数据的回传工作。论文的主要内容为数据存储与传输系统的设计。其中数据存储系统设计包括片上存储系统的搭建以及FAT32文件系统的建立,数据传输系统的设计包括千兆网数据传输的系统的搭建以及利用TCP/IP协议栈进行服务器和客户端的软件的设计。最后在实验室条件下对数据存储与传输系统的功能进行了验证,结果证明数据存储与传输系统功能正常,运行稳定,满足实际的需求。
王玮[10]（2019）在《基于USB的高速率信号接入与分析技术研究》文中指出根据传输设备间信息传输速率要求越来越高的现状,利用USB传输速率快、使用广泛等特点,基于FPGA研究USB高速率视频数据接入技术以及实时运动目标检测与跟踪技术,为信息的接入提供了一种高速、方便的信息接入与实时分析方式。论文以高速率视频信息的接入与分析为主要研究对象,对基于FPGA的高速率信息接入技术、基于PC机的视频信息分析设计以及测试系统设计进行了深入研究。在高速接入技术研究方面,包括接入逻辑设计方案和固件程序设计方案。设计基于FPGA的接入逻辑方案,该方案包括数据采集与存储逻辑、数据读取逻辑和GPIF II接口逻辑。其中,数据采集逻辑实现视频信息的采集;数据存储逻辑基于DDR实现数据的缓存;数据输出逻辑包括原始数据读取逻辑、产生协议数据包逻辑、数据包合成逻辑及命令解析逻辑组成,实现将存储器中的数据按照解析出的USB协议要求,读出数据并转换为USB接口逻辑规定、包含帧头的格式,通过GPIF II接口传送到FX3处理器。设计基于FX3处理器的数据输出方案,通过定制固件程序,实现将高速率信息通过USB接口接入至PC机。在完成高速接入技术基础上,基于PC机设计上位机对高速接入的视频信号进行运动目标检测与跟踪。其中研究数字视频格式转换技术,将接入的视频信息转换为易于分析处理的格式;设计卡尔曼滤波算法实现图像运动目标检测与跟踪;设计快速分析算法实现对运动目标的实时跟踪显示系统。在系统验证方面,设计测试方案并实现对整个系统测试验证,分析整个高速率信息接入系统的处理与分析性能以及PC机上处理结果的正确性。
二、一种基于PC机的高速16位并行数据采集接口（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、一种基于PC机的高速16位并行数据采集接口（论文提纲范文）
（1）基于千兆以太网的记录器单元测试设备设计与实现（论文提纲范文）
| 摘要 |
| abstract |
| 1.绪论 |
| 1.1 课题研究背景及目的和意义 |
| 1.1.1 课题研究背景 |
| 1.1.2 课题研究目的及意义 |
| 1.2 国内外研究现状及发展趋势 |
| 1.2.1 国外研究现状及发展趋势 |
| 1.2.2 国内研究现状及发展趋势 |
| 1.3 本文的研究内容及安排 |
| 2.方案设计与分析 |
| 2.1 设计需求分析 |
| 2.1.1 功能要求 |
| 2.1.2 接口设计要求 |
| 2.2 地面单元测试设备系统方案设计 |
| 2.3 LVDS接口设计 |
| 2.3.1 数据传输类型介绍 |
| 2.3.2 LVDS硬件电路设计 |
| 2.3.3 LVDS传输可靠性 |
| 2.4 RS-422 接口设计 |
| 2.5 电源模块设计 |
| 2.6 AD采集电路设计 |
| 2.7 本章小结 |
| 3.高速以太网接口设计与实现 |
| 3.1 整体设计方案 |
| 3.2 千兆以太网PHY层实现方案 |
| 3.3 媒体独立接口(MII) |
| 3.4 千兆以太网MAC控制器总体设计方案 |
| 3.4.1 发送控制模块设计 |
| 3.4.2 接收控制模块设计 |
| 3.4.3 流量控制模块设计 |
| 3.4.4 CRC32 校验模块设计 |
| 3.4.5 MII管理配置模块设计 |
| 3.5 本章小结 |
| 4.用户逻辑层接口设计与实现 |
| 4.1 千兆以太网用户逻辑层实现方案 |
| 4.2 应用层自定义协议设计 |
| 4.3 UDP协议可靠性设计 |
| 4.3.1 误码/丢帧的严重后果性 |
| 4.3.2 UDP/IP协议数据传输优化设计 |
| 4.4 本章小结 |
| 5.系统测试与结果分析 |
| 5.1 测试平台的搭建 |
| 5.2 系统功能性能测试流程 |
| 5.3 系统数据传输可靠性验证 |
| 5.4 以太网请求/重传机制的验证 |
| 5.5 数据传输速率验证 |
| 5.6 本章小结 |
| 6.总结与展望 |
| 6.1 研究工作总结 |
| 6.2 展望 |
| 参考文献 |
| 攻读硕士学位期间发表的论文及所取得的研究成果 |
| 致谢 |
（2）基于FPGA的大面阵背照式sCMOS相机系统设计（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 研究背景与意义 |
| 1.2 国内外发展现状 |
| 1.2.1 CMOS图像传感器国内外发展现状 |
| 1.2.2 sCMOS成像系统国内外发展现状 |
| 1.3 研究内容及论文结构 |
| 第2章 相机系统总体方案设计 |
| 2.1 数字相机系统的基本结构 |
| 2.2 sCMOS图像传感器 |
| 2.3 FPGA简介 |
| 2.4 系统传输方式 |
| 2.5 相机电路架构 |
| 2.6 高动态范围图像 |
| 第3章 硬件电路设计 |
| 3.1 相机硬件结构 |
| 3.2 电源设计 |
| 3.2.1 FPGA电源 |
| 3.2.2 图像传感器电源 |
| 3.2.3 相机电源结构 |
| 3.3 FPGA配置 |
| 3.4 相机系统时钟 |
| 3.5 外接存储模块 |
| 3.6 Camera Link接口 |
| 3.7 小结 |
| 第4章 FPGA逻辑设计 |
| 4.1 上电/复位 |
| 4.2 SPI通信 |
| 4.3 时序控制 |
| 4.4 图像接收 |
| 4.4.1 接收串行差分数据 |
| 4.4.2 训练图像数据 |
| 4.4.3 产生图像使能信号 |
| 4.5 图像拼接 |
| 4.6 控制中心 |
| 第5章 高动态图像合成 |
| 5.1 高动态图像合成方法 |
| 5.2 高动态图像合成原理 |
| 5.3 高动态图像合成的硬件实现 |
| 5.4 高动态图像输出 |
| 第6章 相机测试 |
| 6.1 相机控制软件编写 |
| 6.2 相机功能测试 |
| 6.3 相机性能测试 |
| 6.3.1 测试平台 |
| 6.3.2 性能指标及测试方法 |
| 6.3.3 测试结果 |
| 第7章 总结与展望 |
| 7.1 研究工作总结 |
| 7.2 展望 |
| 参考文献 |
| 致谢 |
| 作者简历 及攻读学位期间发表的学术论文与研究成果 |
| 作者简介 |
| 已发表（或正式接受）的学术论文 |
（3）基于ARM+FPGA的高冲击弹载数据记录仪设计（论文提纲范文）
| 摘要 |
| abstract |
| 1 绪论 |
| 1.1 课题研究背景和研究意义 |
| 1.2 国内外研究现状 |
| 1.2.1 国内研究现状 |
| 1.2.2 国外研究现状 |
| 1.3 主要研究内容及论文结构 |
| 2 数据记录仪总体设计方案 |
| 2.1 技术要求 |
| 2.1.1 组成要求 |
| 2.1.2 功能要求 |
| 2.1.3 性能要求 |
| 2.2 方案设计 |
| 2.2.1 记录仪总体组成 |
| 2.2.2 工作原理 |
| 2.2.3 运行时序 |
| 2.2.4 各功能模块组成 |
| 2.2.5 结构设计 |
| 2.3 本章小结 |
| 3 系统硬件电路设计 |
| 3.1 信号调理板块 |
| 3.2 状态控制板块 |
| 3.3 数据采集板块 |
| 3.4 存储板块 |
| 3.5 本章小结 |
| 4 系统软件设计 |
| 4.1 微控制器软件设计 |
| 4.1.1 运行环境初始化 |
| 4.1.2 数据采集唤醒触发 |
| 4.1.3 数据采集时长脉冲输出 |
| 4.1.4 数据传输与通信 |
| 4.1.5 数据记录仪状态控制 |
| 4.1.6 传感器温度补偿数据发送 |
| 4.1.7 获取电池信息 |
| 4.2 FPGA软件设计 |
| 4.2.1 运行环境初始化 |
| 4.2.2 控制指令传输与状态反馈通道 |
| 4.2.3 参数配置与状态控制 |
| 4.2.4 触发输入 |
| 4.2.5 数据采集时序生成 |
| 4.2.6 数据缓存 |
| 4.2.7 数据编帧 |
| 4.2.8 FLASH数据存取 |
| 4.3 上位机数据解析软件设计 |
| 4.3.1 指令发送 |
| 4.3.2 数据解析 |
| 4.4 读数盒软件设计 |
| 4.5 本章小结 |
| 5 系统测试与分析 |
| 5.1 系统功能测试 |
| 5.1.1 微控制器上电时序测试 |
| 5.1.2 微控制器采集时长控制 |
| 5.1.3 记录仪启动时长测试 |
| 5.1.4 FLASH初始化功能测试 |
| 5.1.5 参数装订功能测试 |
| 5.1.6 数据采集与存储功能测试 |
| 5.1.7 存储采集次数测试和FLASH擦除功能验证 |
| 5.1.8 读数盒功能测试 |
| 5.2 环境筛选测试 |
| 5.2.1 高低温测试 |
| 5.2.2 随机振动测试 |
| 5.2.3 冲击试验 |
| 5.3 本章小结 |
| 6 总结与展望 |
| 6.1 本文总结 |
| 6.2 展望与不足 |
| 参考文献 |
| 攻读硕士期间发表的论文及所取得的研究成果 |
| 致谢 |
（4）基于多信息融合的窄间隙P-GMAW无线监测及缺陷诊断研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 课题背景及研究意义 |
| 1.2 焊接质量监测技术的国内外研究现状 |
| 1.2.1 有线监测技术的发展现状 |
| 1.2.2 无线监测技术的发展现状 |
| 1.3 焊接多传感器融合质量监测的研究现状 |
| 1.4 本文主要研究内容 |
| 第二章 中厚板窄间隙P-GMAW无线监测系统总体方案 |
| 2.1 系统功能及性能指标 |
| 2.2 无线通信方案选择 |
| 2.3 系统总体方案设计 |
| 2.3.1 系统总体架构 |
| 2.3.2 系统运行流程分析 |
| 2.4 本章小结 |
| 第三章 焊接无线监测硬件电路系统开发 |
| 3.1 无线监测系统的硬件电路实现方案 |
| 3.2 关键功能模块的硬件选型与外围电路设计 |
| 3.2.1 核心处理模块 |
| 3.2.2 电流电压传感器 |
| 3.2.3 AD采样模块 |
| 3.2.4 焊接图像采集模块 |
| 3.2.5 供电电路 |
| 3.2.6 无线传输模块 |
| 3.2.7 以太网接口 |
| 3.2.8 系统PCB设计 |
| 3.3 本章小结 |
| 第四章 无线监测系统的软件开发 |
| 4.1 数据采集模块的软件程序开发 |
| 4.1.1 电弧电信号的采集 |
| 4.1.2 焊接图像的采集 |
| 4.1.3 电弧电信号采集精度测试 |
| 4.2 多传感器信息无线传输的程序开发 |
| 4.2.1 板载通讯协议 |
| 4.2.2 无线传输模块的组网配置 |
| 4.2.3 无线传输通讯协议的制定 |
| 4.2.4 无线模块的通讯调试 |
| 4.3 上位机监测的软件开发 |
| 4.3.1 以太网通讯 |
| 4.3.2 上位机界面显示 |
| 4.4 本章小结 |
| 第五章 基于多信息融合的BP神经网络模型及缺陷诊断 |
| 5.1 焊接试验 |
| 5.2 焊接过程中多传感器信息的特征参数提取 |
| 5.2.1 焊接电弧电信号的特征参数提取 |
| 5.2.2 焊接图像的特征提取 |
| 5.3 基于多信息融合的BP神经网络模型的侧壁熔合预测 |
| 5.3.1 BP神经网络模型的搭建 |
| 5.3.2 神经网络模型的预测过程 |
| 5.3.3 基于BP神经网络模型的侧壁熔合缺陷识别 |
| 5.4 本章小结 |
| 第六章 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
| 发表论文和参加科研情况说明 |
| 致谢 |
（5）基于STM32的MVB多协议通信网关的设计与实现（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 课题背景及意义 |
| 1.2 国内外研究现状 |
| 1.3 课题研究目的 |
| 1.4 课题主要研究内容和结构 |
| 本章小结 |
| 第二章 MVB多协议网关关键技术 |
| 2.1 多功能车辆总线的研究 |
| 2.1.1 MVB总线中的数据分类 |
| 2.1.2 MVB总线中的设备分类 |
| 2.1.3 MVB总线实时协议 |
| 2.1.4 过程数据帧的结构 |
| 2.1.5 过程数据通信方式 |
| 2.2 RS-485总线的研究 |
| 2.2.1 RS-485硬件层规范 |
| 2.2.2 RS-485软件层规范 |
| 2.3 CAN总线的研究 |
| 2.3.1 CAN总线通信模型 |
| 2.3.2 CAN报文类型及结构 |
| 本章小结 |
| 第三章 MVB多协议网关硬件设计 |
| 3.1 MVB多协议网关总体硬件实现方案 |
| 3.1.1 总体硬件方案的确定 |
| 3.1.2 核心硬件选型 |
| 3.2 STM32F103ZET6 核心系统硬件设计 |
| 3.2.1 STM32F103ZET6 最小系统设计 |
| 3.2.2 MCU扩展电路设计 |
| 3.2.3 JTAG/SWD接口设计 |
| 3.2.4 TFT_LCD接口设计 |
| 3.2.5 SD卡接口设计 |
| 3.2.6 电源模块设计 |
| 3.2.7 USB串口设计 |
| 3.3 RS-485接口模块硬件设计 |
| 3.4 CAN接口模块硬件设计 |
| 3.5 MVB接口模块硬件设计 |
| 本章小结 |
| 第四章 MVB多协议网关软件设计 |
| 4.1 软件平台简介 |
| 4.2 RS-485模块软件设计 |
| 4.2.1 RS-485接口初始化 |
| 4.2.2 Modbus协议通信实现 |
| 4.3 CAN模块软件设计 |
| 4.3.1 CAN接口初始化 |
| 4.3.2 CAN报文发送接收 |
| 4.4 MVB模块软件设计 |
| 4.4.1 MVB接口初始化 |
| 4.4.2 源端口数据集的发送 |
| 4.4.3 宿端口数据集的接收 |
| 4.5 数据处理模块 |
| 4.6 SD卡模块 |
| 4.6.1 SD卡模块初始化 |
| 4.6.2 SD卡读写数据 |
| 4.7 配置界面 |
| 本章小结 |
| 第五章 MVB多协议网关性能测试 |
| 5.1 整体测试方案 |
| 5.2 硬件平台测试 |
| 5.3 网关接口通信测试 |
| 5.3.1 RS-485通信测试 |
| 5.3.2 CAN接口通信测试 |
| 5.3.3 MVB接口通信测试 |
| 5.4 网关整体性能测试 |
| 5.4.1 性能测试平台 |
| 5.4.2 MVB与RS-485协议转换性能测试 |
| 5.4.3 MVB与 CAN协议转换性能测试 |
| 5.5 整体测试结果分析 |
| 本章小结 |
| 结论 |
| 参考文献 |
| 附录一 MVB相关程序 |
| 致谢 |
（6）基于ZYNQ的滑轨试验数据采集系统设计（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第1章 绪论 |
| 1.1 课题背景及研究的目的和意义 |
| 1.2 滑轨试验数据记录设备研究及发展现状 |
| 1.2.1 雷达测试滑轨试验的发展现状 |
| 1.2.2 雷达测试数据记录设备研究现状 |
| 1.3 论文主要研究内容及结构 |
| 第2章 系统总体方案设计 |
| 2.1 系统功能需求和技术指标 |
| 2.1.1 功能需求及分析 |
| 2.1.2 技术指标 |
| 2.2 系统总体硬件方案设计 |
| 2.2.1 硬件板卡总体设计 |
| 2.2.2 数据记录设备抗高过载结构设计 |
| 2.3 系统总体软件方案设计 |
| 2.3.1 固件方案设计 |
| 2.3.2 驱动程序方案设计 |
| 2.4 本章小结 |
| 第3章 系统硬件详细设计 |
| 3.1 核心主控板卡选型 |
| 3.2 高速数据通讯板卡硬件设计 |
| 3.2.1 光纤通道接口电路设计 |
| 3.2.2 三路千兆以太网接口电路设计 |
| 3.2.3 DDR3L SDRAM缓存接口电路设计 |
| 3.2.4 主控外围辅助电路设计 |
| 3.2.5 系统电源电路设计 |
| 3.3 串行通讯与数据采集存储板卡硬件设计 |
| 3.3.1 LVDS通讯接口电路设计 |
| 3.3.2 模拟量采集接口电路设计 |
| 3.3.3 Compact Flash存储卡接口电路设计 |
| 3.4 数据记录设备抗高过载设计 |
| 3.4.1 抗高过载板卡设计 |
| 3.4.2 抗高过载结构设计 |
| 3.5 远程供配电遥控设备硬件设计 |
| 3.5.1 高效充电式电池组选型 |
| 3.5.2 远程配电遥控板卡设计 |
| 3.6 本章小结 |
| 第4章 系统软件详细设计 |
| 4.1 软件整体框架设计 |
| 4.2 固件逻辑设计 |
| 4.2.1 系统主控通讯模块逻辑设计 |
| 4.2.2 同步RS-485通讯逻辑设计 |
| 4.2.3 模拟量数据采集逻辑设计 |
| 4.2.4 Compact Flash存储逻辑设计 |
| 4.2.5 DDR SDRAM控制逻辑设计 |
| 4.2.6 时间基准信号组合逻辑设计 |
| 4.3 驱动程序设计 |
| 4.3.1 TCP/IP协议栈 |
| 4.3.2 单核以太网通讯设计 |
| 4.3.3 多核以太网通讯设计 |
| 4.4 本章小结 |
| 第5章 系统功能仿真及测试 |
| 5.1 测试内容概述 |
| 5.2 硬件与仿真测试 |
| 5.2.1 高速信号完整性仿真 |
| 5.2.2 抗高过载保护壳结构力学仿真 |
| 5.2.3 板卡功能测试 |
| 5.3 固件逻辑仿真 |
| 5.3.1 RS-485通讯仿真 |
| 5.3.2 模拟量采集逻辑仿真 |
| 5.3.3 CF卡存储控制逻辑仿真 |
| 5.4 软件测试 |
| 5.4.1 千兆以太网接收功能测试 |
| 5.4.2 千兆以太网发送功能测试 |
| 5.4.3 性能指标测试 |
| 5.5 本章小结 |
| 结论 |
| 参考文献 |
| 攻读硕士学位期间发表的论文及其它成果 |
| 致谢 |
（7）基于FPGA的多通道磁共振成像信号采集处理平台设计与实现（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 缩略词表 |
| 第一章 绪论 |
| 1.1 课题来源 |
| 1.2 研究背景与国内外研究现状 |
| 1.2.1 研究背景 |
| 1.2.2 国内外研究现状 |
| 1.3 研究目的与意义 |
| 1.4 本文主要工作、难点与创新点 |
| 1.4.1 本文主要工作 |
| 1.4.2 难点与创新点 |
| 1.5 本文结构安排 |
| 第二章 系统方案设计 |
| 2.1 系统设计指标与总体架构 |
| 2.1.1 系统需求及设计指标 |
| 2.1.2 系统总体架构方案 |
| 2.2 系统方案分析及指标论证 |
| 2.2.1 模拟-数字转换方案 |
| 2.2.2 模拟前端预处理方案 |
| 2.2.3 核心处理器方案 |
| 2.2.4 控制器方案 |
| 2.2.5 数据存储方案 |
| 2.2.6 高速串行传输接口方案 |
| 2.3 本章小结 |
| 第三章 系统硬件设计 |
| 3.1 整体硬件方案概述 |
| 3.2 功能子模块原理图设计 |
| 3.2.1 模拟前端预处理模块设计 |
| 3.2.2 模拟-数字转换模块设计 |
| 3.2.3 核心处理器模块设计 |
| 3.2.4 控制器模块设计 |
| 3.2.5 片外存储模块设计 |
| 3.2.6 高速串行传输接口模块设计 |
| 3.2.7 电源模块设计 |
| 3.2.8 时钟及复位模块设计 |
| 3.3 PCB互连与信号完整性设计 |
| 3.3.1 信号完整性问题分析 |
| 3.3.2 叠层结构设计 |
| 3.3.3 阻抗控制 |
| 3.3.4 过孔设计 |
| 3.3.5 高速信号走线设计 |
| 3.3.6 电源完整性设计 |
| 3.3.7 PCB仿真 |
| 3.4 PCB版图及实物图 |
| 3.5 本章小结 |
| 第四章 系统软件设计 |
| 4.1 整体软件方案概述 |
| 4.2 FPGA逻辑设计 |
| 4.2.1 模拟-数字转换器控制模块设计 |
| 4.2.2 可变增益放大器控制模块设计 |
| 4.2.3 数字下变频模块设计 |
| 4.2.4 数据量控制模块设计 |
| 4.2.5 DDR3 存储控制模块设计 |
| 4.2.6 MCU通信模块设计 |
| 4.2.7 万兆以太网光接口控制模块设计 |
| 4.2.8 PCIe接口控制模块设计 |
| 4.3 MCU软件设计 |
| 4.4 上位机软件设计 |
| 4.5 本章小结 |
| 第五章 系统调试与测试 |
| 5.1 测试仪器及设备 |
| 5.2 硬件电路测试 |
| 5.2.1 电源模块测试 |
| 5.2.2 时钟和复位信号测试 |
| 5.2.3 FPGA及 MCU测试 |
| 5.2.4 模拟前端预处理模块测试 |
| 5.2.5 模拟-数字转换器测试 |
| 5.2.6 DDR3 测试 |
| 5.2.7 万兆以太网光接口测试 |
| 5.2.8 PCIe接口测试 |
| 5.3 系统功能测试 |
| 5.4 本章小结 |
| 第六章 总结与展望 |
| 6.1 主要工作总结 |
| 6.2 不足之处及下一步工作 |
| 参考文献 |
| 攻读硕士期间的学术成果 |
| 致谢 |
（8）3GSPS高速采集卡的设计与实现（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 课题来源及研究的背景和意义 |
| 1.2 国内外在该方向的研究现状及分析 |
| 1.2.1 国外研究现状 |
| 1.2.2 国内研究现状 |
| 1.3 本文主要研究内容及结构安排 |
| 第2章 高速数据采集的相关原理及方案设计 |
| 2.1 引言 |
| 2.2 数据采集的基本原理及方法 |
| 2.3 信号完整性简介 |
| 2.3.1 反射 |
| 2.3.2 串扰 |
| 2.3.3 差分信号 |
| 2.4 电路设计方案 |
| 2.5 电路主要器件选择 |
| 2.5.1 高速ADC芯片 |
| 2.5.2 存储芯片 |
| 2.5.3 FPGA芯片 |
| 2.5.4 数据传输接口方案 |
| 2.5.5 采样时钟方案及芯片选择 |
| 2.6 本章小结 |
| 第3章 高速采集卡硬件电路设计与实现 |
| 3.1 引言 |
| 3.2 电路原理图设计 |
| 3.2.1 电源网络设计 |
| 3.2.2 FPGA电路 |
| 3.2.3 模拟前端设计 |
| 3.2.4 AD采集电路 |
| 3.2.5 采样时钟电路 |
| 3.2.6 USB电路 |
| 3.2.7 DDR3 存储电路 |
| 3.2.8 PCI-E电路 |
| 3.3 硬件PCB图布局及布线 |
| 3.3.1 PCB叠层设计 |
| 3.3.2 LVDS差分信号走线 |
| 3.3.3 USB芯片布线 |
| 3.3.4 DDR3 布线 |
| 3.4 本章小结 |
| 第4章 软件实现及电路测试 |
| 4.1 前端采样电路配置及测试 |
| 4.1.1 采集时钟程序设计 |
| 4.1.2 AD工作模式配置 |
| 4.1.3 时钟测试 |
| 4.1.4 采样结果测试 |
| 4.2 USB数据传输模块程序开发及测试 |
| 4.2.1 FPGA端程序设计 |
| 4.2.2 USB固件程序设计 |
| 4.2.3 PC端程序设计 |
| 4.2.4 USB数据传输测试 |
| 4.3 DDR3 读写模块测试 |
| 4.4 整体测试 |
| 4.4.1 测试程序设计 |
| 4.4.2 测试结果 |
| 4.5 本章小结 |
| 结论 |
| 参考文献 |
| 攻读学位期间发表的学术论文及其他成果 |
| 附录1 电路实物图 |
| 致谢 |
（9）基于FPGA的数据存储与传输系统设计（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第1章 绪论 |
| 1.1 论文背景及意义 |
| 1.2 数据采集存储与传输技术发展现状 |
| 1.2.1 数据采集器发展现状 |
| 1.2.2 存储技术发展现状 |
| 1.2.3 高速传输技术发展现状 |
| 1.3 本文研究目标 |
| 1.4 本文研究内容 |
| 第2章 数据存储与传输系统硬件设计 |
| 2.1 系统硬件方案设计 |
| 2.1.1 主控芯片的选择 |
| 2.1.2 存储设备的选择 |
| 2.1.3 数据存储方案设计 |
| 2.1.4 数据传输方案设计 |
| 2.2 系统硬件设计 |
| 2.2.1 电源电路 |
| 2.2.2 时钟电路 |
| 2.2.3 配置电路 |
| 2.2.4 千兆网接口电路 |
| 2.2.5 DDR2存储器电路 |
| 2.3 SOPC最小系统搭建 |
| 2.4 本章小结 |
| 第3章 片上数据存储系统设计 |
| 3.1 数据存储系统总体设计 |
| 3.2 AD控制模块设计 |
| 3.3 数据存储系统的搭建 |
| 3.3.1 缓存模块设计 |
| 3.3.2 自定义RAM设计 |
| 3.3.3 SATA模块设计 |
| 3.3.4 数据存储系统的建立 |
| 3.4 FAT32文件系统程序设计 |
| 3.5 本章小结 |
| 第4章 片上数据传输系统设计 |
| 4.1 数据传输系统总体设计 |
| 4.2 千兆以太网数据传输系统的搭建 |
| 4.2.1 自定义DMA设计 |
| 4.2.2 软核处理器系统的建立 |
| 4.2.3 硬核处理器系统的建立 |
| 4.3 千兆以太网程序设计 |
| 4.3.1 TCP/IP协议传输机制 |
| 4.3.2 FPGA端程序设计 |
| 4.3.3 PC端程序设计 |
| 4.4 本章小结 |
| 第5章 数据存储与传输系统测试 |
| 5.1 数据存储测试 |
| 5.2 千兆以太网数据传输测试 |
| 5.2.1 Lwip协议栈的测试 |
| 5.2.2 Treck协议栈的测试 |
| 5.2.3 性能对比 |
| 5.3 系统联合测试 |
| 5.4 本章小结 |
| 结论 |
| 参考文献 |
| 致谢 |
（10）基于USB的高速率信号接入与分析技术研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 选题意义 |
| 1.2 国内外研究现状 |
| 1.3 论文研究内容及论文安排 |
| 第二章 USB接入与数据处理技术研究 |
| 2.1 USB接入技术研究 |
| 2.1.1 USB3.0 传输线物理结构 |
| 2.1.2 USB3.0 协议 |
| 2.1.3 可编程接口GPIF II |
| 2.1.4 EZ-USB FX3传输架构 |
| 2.2 图像信息处理技术研究 |
| 2.2.1 数字视频图像概论 |
| 2.2.2 视频信息压缩算法 |
| 2.3 运动目标检测算法 |
| 2.3.1 形态学操作基本原理 |
| 2.3.2 卡尔曼滤波算法 |
| 2.4 运动目标检测算法仿真结果与分析 |
| 2.5 本章小结 |
| 第三章 系统硬件电路设计 |
| 3.1 FPGA硬件电路设计 |
| 3.1.1 FPGA选型 |
| 3.1.2 电源电路设计 |
| 3.1.3 时钟电路设计 |
| 3.1.4 JTAG下载电路 |
| 3.2 OV5640视频采集模块 |
| 3.3 DDR3硬件电路设计 |
| 3.4 USB3.0 硬件电路设计 |
| 3.4.1 USB3.0 控制芯片驱动电源电路设计 |
| 3.4.2 USB3.0 控制芯片驱动时钟电路设计 |
| 3.4.3 USB3.0 芯片启动引导电路设计 |
| 3.4.4 USB3.0 接口电路设计 |
| 3.4.5 USB3.0 与FPGA硬件连接电路设计 |
| 3.5 本章小结 |
| 第四章 系统软件设计 |
| 4.1 软件开发环境简介 |
| 4.1.1 FPGA开发环境简介 |
| 4.1.2 USB3.0 固件开发环境简介 |
| 4.1.3 Visual Studio开发平台简介 |
| 4.2 FPGA逻辑设计 |
| 4.2.1 时钟模块设计 |
| 4.2.2 OV5640采集模块 |
| 4.2.3 DDR3读写控制模块 |
| 4.2.4 USB3.0 控制模块 |
| 4.2.5 FIFO模块 |
| 4.3 USB3.0 固件开发 |
| 4.3.1 GPIF II Designer软件设计 |
| 4.3.2 EZ USB Suite软件开发 |
| 4.4 上位机软件设计 |
| 4.4.1 数据接入软件设计 |
| 4.4.2 数据显示软件设计 |
| 4.4.3 视频图像压缩处理 |
| 4.4.4 运动目标检测处理 |
| 4.4.5 上位机软件整体功能 |
| 4.5 本章小结 |
| 第五章 系统验证与分析 |
| 5.1 FPGA逻辑验证系统设计 |
| 5.2 USB3.0 固件程序验证系统设计 |
| 5.3 上位机软件验证系统设计 |
| 5.4 系统电路板介绍 |
| 5.5 本章小结 |
| 第六章 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
四、一种基于PC机的高速16位并行数据采集接口（论文参考文献）
- [1]基于千兆以太网的记录器单元测试设备设计与实现[D]. 韩雨龙. 中北大学, 2021(09)
- [2]基于FPGA的大面阵背照式sCMOS相机系统设计[D]. 王伶杰. 中国科学院大学(中国科学院光电技术研究所), 2021(08)
- [3]基于ARM+FPGA的高冲击弹载数据记录仪设计[D]. 李嘉瑜. 中北大学, 2021(09)
- [4]基于多信息融合的窄间隙P-GMAW无线监测及缺陷诊断研究[D]. 刘浩波. 天津工业大学, 2021(01)
- [5]基于STM32的MVB多协议通信网关的设计与实现[D]. 王昌凡. 大连交通大学, 2020(06)
- [6]基于ZYNQ的滑轨试验数据采集系统设计[D]. 郭俸佐. 哈尔滨工业大学, 2020(01)
- [7]基于FPGA的多通道磁共振成像信号采集处理平台设计与实现[D]. 陈嘉懿. 华东师范大学, 2020(11)
- [8]3GSPS高速采集卡的设计与实现[D]. 王江涛. 哈尔滨工业大学, 2019(01)
- [9]基于FPGA的数据存储与传输系统设计[D]. 李安. 哈尔滨工程大学, 2019(04)
- [10]基于USB的高速率信号接入与分析技术研究[D]. 王玮. 西安电子科技大学, 2019(02)