一、高清晰度电视中均衡器的设计及其芯片实现（论文文献综述）
黄智杰[1]（2007）在《卫星数字电视信道解调及信源解码的技术研究与芯片设计》文中提出经过十多年的发展,以DVB-S为传输标准、MPEG2为信源标准的第一代卫星数字电视广播系统的产业化已经成熟,被世界上绝大部分国家所广泛使用;虽然中国终端机顶盒的产业化也已经形成规模,但是相应的IC产业才刚刚起步。随着新一代卫星传输标准DVB-S2的公布,新的市场进入孕育期。本文将以卫星数字电视接收终端中的关键芯片为研究对象,从DVB-S及DVB-S2解调技术及SOC设计技术等多个方面对卫星接收及解码领域的算法和框架等进行深入的分析和讨论,提出了多项优化的算法和实现框架,其中DVB-S及SOC相关的算法和技术已经通过大规模的量产考验,DVB-S2相关的算法已经通过仿真及FPGA验证。本文的主要内容安排如下:第一章介绍了卫星数字电视传输标准及信源编码标准,及世界和我国在卫星数字电视广播中的技术及产业化现状,给出本文内容安排及主要研究成果。第二章首先给出了卫星信道模型,仿真分析了各种信道特性、干扰等对信号的影响。然后以DVB-S解调算法为研究对象,对定时恢复、载波恢复及均衡等方面算法进行了分析,提出了一种利于芯片设计实现的解调框架。测试结果及与其他主流芯片性能对比表明,在实际信号接收能力方面,超越了竞争对手。第三章以DVB-S2为研究对象,对广播模式及交互模式下的定时恢复、物理帧同步及载波相位恢复进行了分析,提出了广播模式及交互模式下的解调方案。文中提出的DVB-S2广播模式解调算法结构不仅有利于芯片的设计实现,而且可以在无导频模式下也可以达到快速捕获;针对卫星接收载波误差大的特点,提出了一种定时锁定检测辅助的载波扫频算法,提高低符号率的载波扫频速度;引入一种性能优越的DVB-S2物理帧同步算法,最大程度的利用了已知信息,提高物理帧同步的速度;针对低符号率收敛速度慢的特点,提出一种DVB-S2载波粗略估计算法,提高低符号率时的载波粗略捕捉速度。接着在分析现有算法缺点的基础上,提出一种利于芯片设计实现的DVB-S2交互模式解调算法结构,可以满足最低门限要求;提出一种快速收敛的载波恢复及相位恢复级联算法。第四章以DVB-S模式下的盲扫算法的研究对象,首先分析了几种现有的符号率盲估计算法,对基于基带脉冲的符号率估计算法进行了改进,并指出了缺点。接着提出了一种基于频域和时域的二维盲扫算法,可以实现全频段的高速高效频点及符号率的自动搜索。文中提出的一种针对频域的符号率及载波频率粗略估计算法,及两种针对时域的符号率精确搜索算法,都经过了量产考验。第五章以DVB-S解调及MPEG2解码单片接收SOC芯片为研究对象,首先给出了面向产业化的SOC设计流程;接着分析了此SOC的总线架构及数据流设计。给出了芯片实现框架;同时给出了各个模块的实现方案;提出了一种在SOC芯片中多处理器之间通信的机制。作为国产首款卫星数字电视DVB-S信道接收及MPEG2解码SOC芯片的基础方案通过了量产考验。
张建[2]（2005）在《短波数字通信中均衡技术研究》文中研究指明在短波通信系统中,由于多径效应常常引起信道衰落,直接结果是码间串扰非常严重。为了克服码间串扰所带来的信号畸变,必须在接收端增加均衡器,以补偿信道特性,正确恢复发送序列。盲均衡器由于不需要训练序列,仅利用接收信号的统计特性就能对信道特性进行补偿,消除码间串扰,因而在很多领域获得了广泛的应用。本文首先对DDLMS 算法进行了浮点和定点仿真,确定了内部节点的字长,分析了迭代步长、滤波器阶数、抽头系数的初始化等因素对均衡器性能的影响。接着,根据上述仿真的结果,以FPGA 为平台,利用Verilog HDL 语言,使用TOP-DOWN 的数字系统设计方法,实现了基于Bussgang 类算法的盲均衡器。最后,经过静态时序分析和时序仿真,均衡器的输出结果与定点仿真结果一致,在实际系统当中均衡器也工作良好,从而验证了设计的正确性。均衡器利用ALTERA 公司的Stratix 系列FPGA 实现,采用横向滤波器结构,滤波器阶数为17 阶。所有运算均利用并行结构完成,整个系统占用了19,000个逻辑单元。均衡器能够应用于QPSK、16QAM、32QAM 以及64QAM 信号,工作频率可以达到17Mhz。本文设计的代码具有良好的可重用性和可移植性,编码风格独特,可维护性能良好。本文所采用先进的EDA 设计理念,为数字信号处理专用芯片的设计提供了一种设计思路,其研究成果将会在通信领域中获得广泛应用。
林银芳[3]（2004）在《DVB-C中载波同步的算法研究及其芯片实现》文中研究指明数字高清晰度电视（Digital HDTV）是当今世界上最先进的图象压缩编码技术和数字传输技术的结合，是当今世界高技术竞争的焦点之一。数字视频广播（DVB）是欧洲170多个组织共同开发出的数字高清晰度电视标准，它主要由卫星广播（DVB-S）、地面广播（DVB-T）和有线电视（DVB-C）三部分组成。 本文探讨了数字视频广播有线电视（DVB-C）接收机中载波同步的实现算法及结构，并给出了芯片实现方案。 第一章首先概述了数字电视及其发展，接着重点介绍了DVB-C有线电视传输系统，并对专用集成电路（ASIC）设计的发展、流程及将来的趋势——SOC的设计技术作了概述。 第二章主要介绍了QAM数字调制解调技术和锁相环技术原理，是后续章节的理论基础。 第三章重点讨论了各种载波同步算法并分析各自的优缺点，然后提出DVB-C接收芯片中载波环的实现方案，并给出仿真性能曲线。 第四章给出载波同步在ASIC设计中的具体实现，包括结构划分、硬件设计、逻辑综合和验证等，最后讨论了面向综合的ASIC设计技巧和可测性设计。 本文的主要贡献在于分析研究了各种载波同步算法，提出适用于DVB-C传输系统的实现算法及结构，给出具体的ASIC实现，并结合实际经验讨论了面向综合的ASIC设计技巧和可测性设计。
赵亮[4]（2003）在《高清晰度电视中均衡器的设计及其芯片实现》文中认为高清晰度电视（HDTV）技术是当今世界上最先进的图象压缩编码技术和数字通信技术的结合，是当今世界高技术竞争的焦点之一，掌握了这一技术就可能抢占到未来电子技术的制高点，控制新一代电子产品的市场，抢占商机。 均衡器在HDTV的接收机中是非常重要的一部分，因为均衡器的作用是消除码间干扰，码间干扰消除得是否彻底，对接收机的整体性能起着举足轻重的意义。 本文探讨了HDTV地面残留边带调制（VSB）系统和DVB系统的电缆标准中均衡器的结构与算法，讨论了他们的异同点以及给出了芯片实现方案。 本文第一章首先介绍了HDTV的发展史；接着从系统上介绍了HDTV的VSB和DVB的电缆标准。 第二章介绍了均衡器的基本原理。 第三章给出实际实现的VSB和DVB电缆标准中均衡器的算法和结构，分析比较其异同点，并给出C语言仿真性能比较曲线。 第四章给出ASIC设计的规范和流程，以及最近流行的SOC设计方法学。接着介绍了深亚微米工艺下ASIC设计面临的挑战以及解决方法。 第五章给出均衡器在ASIC实现过程中碰到的问题以及解决方法。针对均衡器芯片实现的特殊性，我们从硬件结构划分开始，然后给出一种应用于均衡器芯片实现中的滤波器IP化方法；在经过对快速乘法器结构的研究后，提出一种在速度和面积上都比较优异的乘法器结构应用于滤波器的乘法中；在综合的时候使用基于datapath的综合技术，最后给出两种使用的验证技术。 本文的主要贡献在于通过对上述两种标准均衡器方案的比较和总结，通过芯片实现的例子，希望能够对以后做出基于我国自己标准的均衡器能起到抛砖引玉的作用。
二、高清晰度电视中均衡器的设计及其芯片实现（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、高清晰度电视中均衡器的设计及其芯片实现（论文提纲范文）
（1）卫星数字电视信道解调及信源解码的技术研究与芯片设计（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 目录 |
| 第一章 绪论 |
| 1.1 卫星电视传输标准介绍 |
| 1.1.1 DVB-S/DVB-DSNG |
| 1.1.2 DSS |
| 1.1.3 ISDB-S |
| 1.1.4 DVB-S2 |
| 1.1.5 ABS-S |
| 1.2 信源编码标准介绍 |
| 1.2.1 MPEG2 |
| 1.2.2 H.264 |
| 1.2.3 AVS |
| 1.2.4 其他标准 |
| 1.3 世界及我国技术及产业现状 |
| 1.4 本文内容安排及主要研究成果 |
| 第二章 DVB-S解调算法研究 |
| 2.1 卫星信道模型 |
| 2.1.1 DVB-S/S2系统框图 |
| 2.1.1.1 发射端 |
| 2.1.1.2 卫星转发器 |
| 2.1.1.3 接收端 |
| 2.1.2 简化的卫星信道模型 |
| 2.1.2.1 自由空间损失 |
| 2.1.2.2 环境导致损失 |
| 2.1.2.3 转发器的非线性失真 |
| 2.1.2.4 同频及邻频干扰 |
| 2.1.2.5 各级的热噪声 |
| 2.1.2.6 频偏 |
| 2.1.2.7 相位噪声 |
| 2.1.2.8 多径 |
| 2.1.2.9 I/Q不平衡及直流 |
| 2.2 DVB-S解调算法 |
| 2.2.1 定时恢复 |
| 2.2.2 载波及相位恢复 |
| 2.2.3 均衡器 |
| 2.2.4 性能仿真 |
| 2.2.5 产品对比测试 |
| 2.3 本章小结 |
| 第三章 DVB-S2解调算法研究 |
| 3.1 DVB-S2广播模式解调算法 |
| 3.1.1 载波扫频 |
| 3.1.2 定时同步 |
| 3.1.3 物理帧同步 |
| 3.1.4 载波粗略估计 |
| 3.1.5 精确载波恢复及相位恢复 |
| 3.1.6 均衡器 |
| 3.1.7 SNR估计 |
| 3.1.8 仿真结果 |
| 3.2 DVB-S2交互模式解调算法 |
| 3.2.1 载波扫频及定时恢复 |
| 3.2.2 物理帧同步 |
| 3.2.3 载波及相位恢复 |
| 3.3 本章小结 |
| 第四章 数字电视接收中盲扫算法的研究 |
| 4.1 现有符号率盲估计算法 |
| 4.1.1 基于最大似然的估计算法 |
| 4.1.2 基于基带脉冲的估计算法 |
| 4.2 基于基带脉冲的符号率估计改进算法 |
| 4.2.1 P(f)的生成及意义 |
| 4.2.2 约束参数的选取 |
| 4.2.3 低符号率性能改进及仿真 |
| 4.2.4 算法的缺点及改进方向 |
| 4.3 频时域二维盲扫算法 |
| 4.3.1 符号率及载波频率粗略估计 |
| 4.3.2 符号率精确搜索 |
| 4.3.2.1 u_k表达式 |
| 4.3.2.2 锁定检测 |
| 4.3.2.3 搜索过程及推导 |
| 4.3.2.4 性能仿真 |
| 4.3.2.5 锁定检测与载波误差的关系 |
| 4.3.2.6 FSA1与FSA2性能比较 |
| 4.3.3 符号率及载波完全恢复 |
| 4.3.4 盲扫总过程及性能比较 |
| 4.3.4.1 盲扫总过程 |
| 4.3.4.2 各种方案性能比较 |
| 4.4 本章小结 |
| 第五章 卫星数字电视SOC芯片设计 |
| 5.1 面向产业化的SOC设计流程 |
| 5.2 总线架构及数据流设计 |
| 5.3 各模块功能设计 |
| 5.4 多处理器通信机制 |
| 5.5 应用方案演示 |
| 5.6 本章总结 |
| 第六章 全文总结和工作展望 |
| 参考文献 |
| 攻读博士期间已发表和录用的论文及专利 |
| 攻读博士期间的获奖情况 |
| 攻读博士期间参加的科研工作 |
| 致谢 |
（2）短波数字通信中均衡技术研究（论文提纲范文）
| 第一章 绪论 |
| 1.1 短波数字通信概况 |
| 1.2 均衡技术的发展历程及研究现状 |
| 1.3 本文的主要工作 |
| 第二章 均衡器工作原理及常用算法研究 |
| 2.1 短波数字通信系统基本概念 |
| 2.2 通信系统中的码间干扰 |
| 2.3 均衡器工作原理 |
| 2.4 自适应准则 |
| 2.4.1 均方误差(MSE)性能测度 |
| 2.4.2 峰值失真准则 |
| 2.5 常用自适应算法 |
| 2.5.1 LMS 自适应算法 |
| 2.5.2 递归最小二乘(RLS)算法 |
| 2.5.3 正交信号自适应滤波算法原理 |
| 2.6 常用盲均衡器算法介绍 |
| 2.6.1 Bussgang 类盲均衡算法基本原理 |
| 2.6.2 判决引导LMS(DDLMS)算法 |
| 2.6.3 Sato 算法 |
| 2.6.4 Godard 算法 |
| 2.6.5 B-G 算法 |
| 2.6.6 Stop-and-Go 算法 |
| 2.6.7 常模和判决引导相结合的算法 |
| 第三章 软硬件开发环境简介 |
| 3.1 FPGA 及其开发工具介绍 |
| 3.1.1 FPGA 简介 |
| 3.1.2 FPGA 开发工具 |
| 3.2 FPGA 设计方法与流程 |
| 3.3 Verilog 硬件设计语言 |
| 第四章 均衡器模型建立及算法仿真 |
| 4.1 均衡器仿真模型的建立 |
| 4.2 均衡算法设计及优化 |
| 4.3 计算机仿真方案 |
| 4.3 内部字长的选择 |
| 4.4 均衡器阶数问题分析 |
| 4.5 主抽头的位置分析 |
| 4.6 步长的确定 |
| 第五章 均衡器专用芯片的设计及实现 |
| 5.1 均衡器硬件实现方案 |
| 5.1.1 技术指标 |
| 5.1.2 设计流程 |
| 5.1.3 技术方案 |
| 5.1.3.1 FPGA 选型 |
| 5.1.3.2 RTL 代码设计 |
| 5.1.3.3 硬件验证系统设计方案 |
| 5.2 均衡器系统模块划分及设计 |
| 5.2.1 均衡器系统接口 |
| 5.2.2 模块划分及子模块设计 |
| 5.2.2.1 系统模块划分 |
| 5.2.2.2 滤波器功能及设计 |
| 5.2.2.3 系数更新模块功能及设计 |
| 5.2.2.4 误差模块功能及设计 |
| 5.3 FPGA 实现技巧和关键技术 |
| 5.3.1 定点数小数点的处理 |
| 5.3.2 主抽头的初始化 |
| 5.3.3 系统中流水线级数的确定 |
| 5.3.4 误差精度及迭代步长的确定 |
| 5.3.5 滤波器设计的优化 |
| 5.4 综合实现结果 |
| 第六章 电路测试与验证 |
| 6.1 电路测试和验证环境 |
| 6.2 硬件验证结果 |
| 第七章 结论和展望 |
| 参考文献 |
| 致谢 |
| 个人简历、读研期间的研究成果及发表的学术论文 |
（3）DVB-C中载波同步的算法研究及其芯片实现（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| 1.1 数字电视概论 |
| 1.1.1 数字电视的优越性 |
| 1.1.2 数字电视的分类及系统结构 |
| 1.1.3 数字电视的国际标准 |
| 1.1.4 数字电视的发展现状 |
| 1.2 DVB-C欧洲有线电视传输标准 |
| 1.2.1 系统结构 |
| 1.2.2 MPEG-2传送层和帧结构 |
| 1.2.3 信道编码 |
| 1.3 专用集成电路(ASIC)设计 |
| 1.3.1 ASIC及其分类 |
| 1.3.2 ASIC主要设计流程 |
| 1.3.3 SOC设计技术 |
| 1.4 本文的主要工作 |
| 第二章 数字调制与解调 |
| 2.1 QAM正交幅度调制 |
| 2.1.1 QAM调制的基本原理 |
| 2.1.2 QAM调制性能分析 |
| 2.2 锁相环(PLL)的基本原理及其特性 |
| 2.2.1 锁相环原理框图 |
| 2.2.2 锁相环的数学模型 |
| 2.2.3 锁相环的跟踪特性 |
| 2.2.4 锁相环的噪声性能 |
| 2.3 QAM解调原理 |
| 第三章 载波同步算法研究 |
| 3.1 DVB-C信道分析 |
| 3.1.1 DVB广播信道 |
| 3.1.2 DVB-C有线信道模型 |
| 3.1.3 C仿真平台 |
| 3.2 载波同步算法研究 |
| 3.2.1 载波同步的性能及相位误差对解调信号的影响 |
| 3.2.2 四次方环法 |
| 3.2.3 同相-正交环 |
| 3.2.4 通用环 |
| 3.2.5 PFD算法 |
| 3.2.6 面向判决相位检测算法 |
| 3.2.7 本系统采用算法及仿真结果 |
| 3.2.8 算法小结及可改进点 |
| 第四章 载波同步的ASIC实现 |
| 4.1 系统结构划分 |
| 4.2 硬件设计 |
| 4.2.1 频谱搬移&伴带滤波 |
| 4.2.2 相位检测器PD |
| 4.2.3 环路滤波器LF |
| 4.2.4 数字控制振荡器DCO |
| 4.3 逻辑综合 |
| 4.3.1 综合的概念 |
| 4.3.2 综合的步骤 |
| 4.3.3 综合结果 |
| 4.4 验证 |
| 4.4.1 动态仿真 |
| 4.4.2 静态验证技术 |
| 4.5 面向综合的设计技巧 |
| 4.5.1 代码风格 |
| 4.5.2 设计技巧 |
| 4.6 可测性设计 |
| 4.6.1 扫描设计 |
| 4.6.2 内建自测试 |
| 4.6.3 边缘扫描 |
| 参考文献 |
| 致谢 |
（4）高清晰度电视中均衡器的设计及其芯片实现（论文提纲范文）
| 中文摘要 |
| 英文摘要 |
| 目录 |
| 第一章 绪论 |
| §1.1 引言 |
| §1.2 高清晰度电视的发展历史 |
| §1.2.1 模拟HDTV |
| §1.2.2 数字HDTV |
| §1.3 两种标准简介 |
| §1.3.1 ATSC-16VSB标准 |
| §1.3.2 DVB-C标准 |
| §1.4 本文的工作和贡献 |
| 第二章 均衡器原理 |
| §2.1 均衡器的功能 |
| §2.2 自适应滤波器的原理 |
| §2.3 最小均方（LMS）算法 |
| §2.4 递推最小均方算法的收敛 |
| §2.5 最小均方误差算法中的梯度噪声及过量均方误差 |
| §2.6 判决反馈均衡器（DFE） |
| 第三章 应用于两种标准的均衡器 |
| §3.1 滤波器的结构 |
| §3.2 均衡器的级数和主径位置的确定 |
| §3.3 误差提取方式 |
| §3.3.1 ATSC-16VSB |
| §3.3.2 DVB-C |
| §3.4 均衡器步长和数据精度 |
| §3.4.1 步长 |
| §3.4.2 数据宽度和精度 |
| §3.5 复数均衡器的相位旋转 |
| §3.5.1 旋转0度 |
| §3.5.2 旋转90度 |
| §3.5.3 旋转180度 |
| §3.5.4 旋转270度 |
| §3.5.5 结论 |
| §3.6 仿真及其性能 |
| §3.6.1 仿真平台 |
| §3.6.2 噪声特性 |
| §3.6.3 抗多径性能 |
| §3.6.4 改进方案 |
| 第四章 芯片设计技术 |
| §4.1 芯片设计技术发展过程 |
| §4.1.1 手工设计阶段 |
| §4.1.2 CAD设计技术 |
| §4.1.3 EDA设计技术 |
| §4.1.4 SOC与ESDA设计技术 |
| §4.2 ASIC设计主要流程 |
| §4.2.1 系统级芯片设计（SOC） |
| §4.2.2 系统级芯片的类型 |
| §4.2.3 IP在SOC中的地位 |
| §4.2.4 软硬件协同设计 |
| §4.3 深亚微米技术下芯片设计方法 |
| §4.3.1 深亚微米技术带来的挑战 |
| §4.3.2 解决办法 |
| §4.4 常用的验证技术 |
| §4.4.1 动态验证技术 |
| §4.4.2 静态验证技术 |
| 第五章 均衡器的芯片实现 |
| §5.1 硬件结构划分 |
| §5.2 滤波器模块的IP化 |
| §5.2.1 IP设计流程 |
| §5.2.2 基于IP的均衡器 |
| §5.3 均衡器中的乘法器 |
| §5.3.1 快速加法器 |
| §5.3.2 快速乘法器 |
| §5.4 逻辑综合 |
| §5.4.1 综合的概念 |
| §5.4.2 综合步骤 |
| §5.4.3 基于data path设计的综合 |
| §5.5 验证与测试 |
| §5.5.1 激励源的编写 |
| §5.5.2 两种验证方法 |
| §5.6 结论 |
| 参考文献 |
| 致谢 |
四、高清晰度电视中均衡器的设计及其芯片实现（论文参考文献）
- [1]卫星数字电视信道解调及信源解码的技术研究与芯片设计[D]. 黄智杰. 浙江大学, 2007(08)
- [2]短波数字通信中均衡技术研究[D]. 张建. 电子科技大学, 2005(07)
- [3]DVB-C中载波同步的算法研究及其芯片实现[D]. 林银芳. 浙江大学, 2004(03)
- [4]高清晰度电视中均衡器的设计及其芯片实现[D]. 赵亮. 浙江大学, 2003(01)